Un primo esempio di programma in VHDL


In questa esercitazione si suppone che sappiate gia' usare un poco l' editor ed il DOS, quindi se avete dei problemi potete rileggervi quanto fatto nella esercitazione precedente. In questa esercitazione proveremo a compilare ed eseguire delle semplici entita' VHDL che sono dei modelli di porte logiche che introducono un ritardo di 5ns. Il codice VHDL e' fornito gia' bello che pronto perche', in questa esercitazione, quello che interessa e' acquisire la capacita' di simulare un' entita' esistente. La prossima volta impareremo a scriverne una semplice da soli. A proposito leggete subito quale documentazione VHDL vi dovete procurare in segreteria. Il software usato per le esercitazioni di laboratorio e' l' ambiente di sviluppo VHDL della Green Mountain che ha il pregio di girare su piattaforme e macchine modeste (386+VGA+DOS) e viene distribuito, in versione limitata, come shareware. Si consiglia a quanti hanno un PC, anche molto modesto, di provare ad usarlo a casa. Prima di cominciare l' esercitazione di quest' oggi potete provare a dare un' occhiata al file che accompagna la versione di prova, ci sono tutte le notizie essenziali per usare questo sistema di sviluppo. Si propone poi di eseguire, per esercizio, le seguenti attivita':

--------------------
80ns view
10ns step
a trace
b trace
c trace
a i0o5p13.waw
b i0o7p17.waw
--------------

dove sono stati usati due files .waw che descrivono delle forme d' onda.


Appunti a cura di morando@disi.unige.it